CPU核心處理(li)器連接外部(bu)存(cun)儲并通過私(si)有總線(xian)擴展外設接口(kou)，內部(bu)包(bao)含(han)兩個RAM。具備ITCM和DTCM用于(yu)指令(ling)和數據存(cun)儲。EAI協處理(li)器接口(kou)和AES算法(fa)核支(zhi)持高(gao)(gao)效加解密(mi)運(yun)算，RSA算法(fa)核由控制、模(mo)乘和寄(ji)存(cun)器堆組成，實(shi)現(xian)高(gao)(gao)效RSA算法(fa)運(yun)算。
MCU通過高速總線控(kong)制(zhi)(zhi)USB、DMA、PMU等模(mo)塊，FFT用于(yu)信(xin)(xin)號處(chu)理，SD Card和(he)NOR Flash存儲數據(ju)。內存控(kong)制(zhi)(zhi)器(qi)管理存儲器(qi)，GPIO連(lian)接外設。PWM/Timer2控(kong)制(zhi)(zhi)電機(ji)和(he)LED亮(liang)度，UART和(he)I2C進行(xing)通信(xin)(xin)，藍牙模(mo)塊支持(chi)無線通信(xin)(xin)，WDT監(jian)控(kong)系統狀態(tai)。
CPU為32位(wei)高性(xing)能(neng)處(chu)理(li)器，滿足(zu)應(ying)用處(chu)理(li)需(xu)求。BB含(han)LL和AES-128加密，提升通(tong)信和數(shu)(shu)據處(chu)理(li)效率。Transceiver集成RF與Modem，支持多種(zhong)調制方(fang)式，適應(ying)不同(tong)數(shu)(shu)據傳輸(shu)需(xu)求。ADC轉(zhuan)換模(mo)擬信號，存儲器包括ROM、SRAM和FLASH。GPIO多路復用器提供(gong)靈(ling)活接口(kou)管理(li)，簡化外部設(she)備交(jiao)互設(she)計。
LNA放大天(tian)線接(jie)收信(xin)號(hao)(hao)；SAW濾波器篩選特定頻(pin)率信(xin)號(hao)(hao)；RFA增強導航信(xin)號(hao)(hao)至ADC可量化電平(ping)，帶寬1.1~1.7GHz，增益38 dB；ADC將模擬信(xin)號(hao)(hao)轉為數字信(xin)號(hao)(hao)；PLL為系統(tong)提供穩定時鐘。
紅外成(cheng)像(xiang)(xiang)器(qi)件(jian)接收紅外輻射生(sheng)成(cheng)圖(tu)(tu)像(xiang)(xiang)數據；圖(tu)(tu)像(xiang)(xiang)增(zeng)強模塊優化圖(tu)(tu)像(xiang)(xiang)質量；CPU協調系統運(yun)作(zuo)；DSPs進行圖(tu)(tu)像(xiang)(xiang)處(chu)理(li)；ROM存(cun)儲(chu)(chu)程序代碼；通用IO連(lian)接外部設(she)備；圖(tu)(tu)像(xiang)(xiang)處(chu)理(li)加速器(qi)完成(cheng)非均(jun)勻校正等；DDR3存(cun)儲(chu)(chu)數據；FLASH接口存(cun)儲(chu)(chu)系統信息；視頻輸出顯示圖(tu)(tu)像(xiang)(xiang)；調試(shi)接口用于系統維護。
32位MCU系統架構由(you)兩個(ge)Master和三個(ge)Slave組成(cheng)，其中(zhong)，兩個(ge)Master分別是CPU內(nei)核和DMA控制器(qi)，三個(ge)Slave為內(nei)部SRAM，NVM和外設。
